IC測(cè)試原理解析第三部分混合信號(hào)IC IC測(cè)試原理解析（第三部分）芯片測(cè)試原理討論芯片開(kāi)發(fā)和生產(chǎn)過(guò)程中芯片測(cè)試的基本原理。它分為四個(gè)章節(jié)。以下為第三章。章節(jié)。我們?cè)诘谝徽陆榻B了芯片測(cè)試的基本原理；第 2 章討論了如何將這些基本原理應(yīng)用到內(nèi)存和邏輯芯片的測(cè)試中；本文重點(diǎn)介紹混合信號(hào)芯片的測(cè)試；介紹射頻/無(wú)線芯片的測(cè)試。第 3 章混合信號(hào)芯片測(cè)試基礎(chǔ) 基于 DSP 的測(cè)試技術(shù) 使用基于數(shù)字信號(hào)處理 (DSP) 的測(cè)試技術(shù)來(lái)測(cè)試混合信號(hào)芯片與傳統(tǒng)測(cè)試技術(shù)相比具有許多優(yōu)勢(shì)。這些優(yōu)勢(shì)包括：由于能夠并行執(zhí)行參數(shù)測(cè)試，減少了測(cè)試時(shí)間；由于能夠區(qū)分每個(gè)頻率的信號(hào)分量（即噪聲和失真可以從測(cè)試頻率或其他頻率分量中分離出來(lái)），因此可以增加測(cè)試的準(zhǔn)確性和可重復(fù)性?？梢允褂煤芏鄶?shù)據(jù)處理功能，例如求平均，這對(duì)于混合信號(hào)測(cè)試非常有用 采樣和重構(gòu) 采樣用于將信號(hào)從連續(xù)信號(hào)（模擬）轉(zhuǎn)換為離散信號(hào)（數(shù)字），重構(gòu)用于實(shí)現(xiàn)相反的過(guò)程。自動(dòng)測(cè)試設(shè)備 (ATE) 依靠采樣和重建將激勵(lì)信號(hào)施加到被測(cè)芯片 (DUT) 并測(cè)量它們的響應(yīng)。測(cè)試中包括數(shù)學(xué)和物理采樣和重建。

采樣重構(gòu)在混合信號(hào)測(cè)試中的應(yīng)用純數(shù)學(xué)理論，如果滿足一定條件，采樣后的連續(xù)信號(hào)可以通過(guò)重構(gòu)完全恢復(fù)到原始信號(hào)，不損失信號(hào)本質(zhì)。不幸的是，現(xiàn)實(shí)世界并不總是那么完美，在實(shí)際連續(xù)信號(hào)和離散信號(hào)之間的轉(zhuǎn)換中總會(huì)出現(xiàn)信號(hào)損失。我們周?chē)奈锢硎澜缰械脑S多信號(hào)，例如聲波、光束、溫度和壓力，本質(zhì)上都是模擬信號(hào)。當(dāng)今基于信號(hào)處理的電子系統(tǒng)必須首先將這些模擬信號(hào)轉(zhuǎn)換為與數(shù)字存儲(chǔ)、數(shù)字傳輸和數(shù)學(xué)處理兼容的離散數(shù)字信號(hào)。然后可以將這些離散數(shù)字信號(hào)存儲(chǔ)在計(jì)算機(jī)陣列中，以使用數(shù)字信號(hào)處理功能執(zhí)行必要的數(shù)學(xué)處理。重構(gòu)是采樣的逆過(guò)程。在這個(gè)過(guò)程中，采樣的波形（脈沖數(shù)字信號(hào)）通過(guò)數(shù)模轉(zhuǎn)換器（DAC）和逆圖像濾波器等硬件電路轉(zhuǎn)換成連續(xù)的信號(hào)波形。重建填充采樣點(diǎn)之間缺失的波形。DAC和濾波器的組合是一個(gè)重構(gòu)過(guò)程，可以用圖2所示的脈沖響應(yīng)p(t)來(lái)表示。 從數(shù)據(jù)序列中重構(gòu)一個(gè)連續(xù)時(shí)間的波形混合信號(hào)測(cè)試介紹最常見(jiàn)的混合信號(hào)芯片是：模擬開(kāi)關(guān)，其晶體管電阻隨數(shù)字信號(hào)而變化，和可編程增益放大器 (PGA)，它使用數(shù)字信號(hào)來(lái)調(diào)整輸入信號(hào)的放大率；數(shù)模轉(zhuǎn)換電路（D/）；模數(shù)轉(zhuǎn)換電路（A/）；鎖相環(huán)電路 (PLL)芯片測(cè)試，通常用于生成高頻參考時(shí)鐘或從異步數(shù)據(jù)流中恢復(fù)同步時(shí)鐘。

終端應(yīng)用和測(cè)試考慮了許多混合信號(hào)應(yīng)用，例如手機(jī)、硬盤(pán)驅(qū)動(dòng)器、調(diào)制解調(diào)器、電機(jī)控制器和多媒體音頻/視頻產(chǎn)品，使用放大器、濾波器、開(kāi)關(guān)、DAC 和其他各種混合信號(hào)電路，例如專(zhuān)用模擬和數(shù)字電路。雖然測(cè)試設(shè)備中的每個(gè)單獨(dú)電路很重要，但在系統(tǒng)級(jí)別進(jìn)行測(cè)試同樣重要。系統(tǒng)級(jí)測(cè)試確保整個(gè)電路滿足最終應(yīng)用的要求。為了測(cè)試大規(guī)模混合信號(hào)電路，我們必須對(duì)電路的最終應(yīng)用有一個(gè)基本的了解。圖 3 顯示了數(shù)字移動(dòng)電話的框圖。該系統(tǒng)具有許多復(fù)雜的混合信號(hào)組件，是混合信號(hào)應(yīng)用的一個(gè)很好的例子。復(fù)雜混合信號(hào)應(yīng)用的簡(jiǎn)單框圖：數(shù)字手機(jī)系統(tǒng)的基本混合信號(hào)測(cè)試直流參數(shù)測(cè)試接觸測(cè)試（短路開(kāi)路測(cè)試）用于確保測(cè)試儀和芯片接口板之間的所有電氣連接普通的。漏電流測(cè)試是指測(cè)試模擬或數(shù)字芯片的高阻輸入引腳的電流，或?qū)⑤敵鲆_設(shè)置為高阻狀態(tài)，然后測(cè)量輸出引腳上的電流。雖然漏電流因芯片而異，但一般情況下，漏電流應(yīng)小于 1uA。漏電流主要用于檢測(cè)以下缺陷：芯片內(nèi)部不同層之間的短路或漏電、直流偏差或其他參數(shù)偏差。這些缺陷最終會(huì)導(dǎo)致芯片無(wú)法正常工作。過(guò)大的漏電流也會(huì)導(dǎo)致早期設(shè)備故障和終端系統(tǒng)故障。通常進(jìn)行兩次漏電流測(cè)試。第一次是對(duì)被測(cè)引腳施加高電壓（類(lèi)似于電源電壓的電壓），另一次是對(duì)被測(cè)引腳施加接近零電壓（或芯片的負(fù)電源電壓）被測(cè)引腳。.

這兩個(gè)測(cè)試稱(chēng)為高電平泄漏測(cè)試（IIH）和低電平泄漏測(cè)試（IIL）。電源電流測(cè)試 測(cè)試芯片的每個(gè)電源引腳消耗的電流是找出芯片是否存在災(zāi)難性缺陷的最快方法之一。將每個(gè)電源引腳設(shè)置為預(yù)定電壓，然后用自動(dòng)測(cè)試設(shè)備的測(cè)量單元測(cè)量這些電源引腳上的電流。這些測(cè)試通常在測(cè)試程序開(kāi)始時(shí)執(zhí)行，以快速有效地選擇那些完全失敗的芯片。功耗測(cè)試也用于確保芯片的功耗能夠滿足終端應(yīng)用的要求。DAC 和 ADC 測(cè)試規(guī)范 DAC 和 ADC 芯片必須執(zhí)行某些靜態(tài)和動(dòng)態(tài)參數(shù)測(cè)試。下面對(duì)這些指標(biāo)一一介紹： DAC靜態(tài)參數(shù)指標(biāo)分辨率()是指DAC輸出可以改變的最小值。滿量程范圍 (FSR) 是指 DAC 輸出信號(hào)幅度的最大范圍。不同的 DAC 具有不同的滿量程范圍。該范圍可以是正和/或負(fù)電流、正和/或負(fù)電壓。最低有效位 (LSB) 大小是指輸入代碼改變最小值時(shí)輸出端模擬量的變化。微分非線性 (DNL) 用于測(cè)量小信號(hào)非線性誤差。計(jì)算方法：本次輸入碼與其前一個(gè)輸入碼之間的模擬量變化減去1個(gè)最低有效位（LSB）。單調(diào)性意味著如果輸入代碼增加，輸出模擬量將保持相應(yīng)的增加，反之亦然。這一特性對(duì)于反饋回路電路中使用的 DAC 非常重要，以確保反饋回路不會(huì)在兩個(gè)輸入代碼之間發(fā)生死鎖。

整體非線性 (INL) 是指輸入代碼的所有非線性的累積。該參數(shù)可以通過(guò)測(cè)量代碼對(duì)應(yīng)的輸出模擬量與起點(diǎn)和終點(diǎn)的直線之間的偏差來(lái)實(shí)現(xiàn)。偏移量(offset)是指DAC的輸入碼為0時(shí)DAC輸出模擬量與理想輸出的偏差。增益誤差( )是指DAC的實(shí)際模擬輸出與理想輸出之間的偏差DAC 的輸入代碼處于最大值。準(zhǔn)確度 ( ) 是指 DAC 輸出與理想值的偏差，包括上述所有這些誤差，有時(shí)以百分比表示。一般來(lái)說(shuō)芯片測(cè)試，這個(gè)參數(shù)是不直接測(cè)量的，它的結(jié)果是通過(guò)靜態(tài)誤差計(jì)算得到的。ADC 靜態(tài)參數(shù)規(guī)格滿量程范圍 (FSR) 的定義與 DAC 相同。()是指保證輸出碼為0時(shí)理想輸入模擬量與實(shí)際輸入模擬量的偏差。計(jì)算方法：當(dāng)輸出的第一個(gè)碼發(fā)生變化時(shí)，ADC的實(shí)際輸入模擬量減1/ 2 最低有效位 (LSB) 大小，然后減去理想的 0 碼輸入模擬值。ADC 的增益誤差 ( ) 是滿量程輸入時(shí)輸出代碼中的誤差。計(jì)算方式：滿量程輸出代碼加上 11/2 最低有效位 (LSB) 的輸入值與滿量程輸出代碼的輸入之間的差值加上偏差 ()。最低有效位 (LSB) 大小是通過(guò)測(cè)量最小和最大轉(zhuǎn)換點(diǎn)來(lái)計(jì)算的。

理想情況下，模擬輸入上一個(gè) LSB 值的變化將導(dǎo)致輸出上一個(gè)代碼的變化。微分非線性 (DNL) 用于測(cè)量小信號(hào)非線性誤差。通過(guò)從兩個(gè)轉(zhuǎn)換點(diǎn)之間的模擬輸入量之差中減去一個(gè)最低有效位 (LSB) 值來(lái)計(jì)算。無(wú)漏碼（ ）是指ADC在實(shí)際條件下可以產(chǎn)生多少位輸出。一個(gè) 14 位的 ADC 可以表述為“no code are 12(ts)”，意思是當(dāng)這個(gè) ADC 的輸入發(fā)生變化時(shí)，輸出代碼的低兩位不會(huì)改變，而只有其他高位。12 位代碼可能會(huì)有所不同。整體非線性 (INL) 是給定代碼中點(diǎn)處的實(shí)際輸入與理想傳遞函數(shù)線上的輸入之間的偏差。ADC 的測(cè)量精度概念與 DAC 類(lèi)似。DAC 動(dòng)態(tài)參數(shù)指標(biāo)信噪比 (SNR) 是通過(guò)對(duì) DAC 應(yīng)用滿量程正弦波數(shù)字編碼，然后分析其輸出波形頻率特性獲得的。DAC 的輸出經(jīng)過(guò)濾波以去除基波分量和所有諧波分量，其余為噪聲。SNR 是基波分量與所有噪聲分量之和的比值。信噪諧波比（SNDR 或 SINAD）的計(jì)算方法與 SNR 相同，只是諧波分量也包含在噪聲中?？傊C波失真 (THD) 與 SINAD 類(lèi)似，但僅包含諧波分量，不包含噪聲。在這個(gè)比率計(jì)算中，基本成分是分母而不是分子。

DAC的輸入是正弦波的數(shù)字編碼；它的輸出是階梯式正弦波輸出，需要經(jīng)過(guò)濾波器平滑。然后在頻域中分析濾波后的輸出波形，以找到與基頻相關(guān)的諧波分量。互調(diào)失真 (IM) 用于測(cè)量由兩個(gè)頻率的互調(diào)引起的非諧波分量的失真。這種失真是由被測(cè)芯片的非線性引起的。測(cè)試該參數(shù)時(shí)：先將兩個(gè)頻率分量的波形數(shù)字編碼輸入到待測(cè)DAC，然后計(jì)算輸出波形中兩個(gè)頻率的和、差信號(hào)分量。最大轉(zhuǎn)換速率 (es) 是芯片規(guī)格之一。當(dāng) DAC 的輸入發(fā)生變化時(shí)，它的輸出需要一段時(shí)間才能獲得穩(wěn)定的對(duì)應(yīng)輸出值。最長(zhǎng)的穩(wěn)定時(shí)間是最大擺率。穩(wěn)定時(shí)間 ( ) 是輸出值達(dá)到并穩(wěn)定在預(yù)定值或某個(gè)其他指定范圍的 +-1/2LSB 內(nèi)所需的時(shí)間。ADC 動(dòng)態(tài)參數(shù)指標(biāo)信噪比 (SNR) 的概念與運(yùn)算放大器的概念相同。與 THD 測(cè)量類(lèi)似，在 ADC 輸入端加一個(gè)純正弦波，經(jīng) ADC 芯片采樣后輸出一組數(shù)字代碼。然后使用數(shù)字信號(hào)處理算法提取信噪比信息。SNR 的單位是 dB?？傊C波失真 (THD) 的概念與運(yùn)算放大器的概念相同，但它們的測(cè)試方式不同。一個(gè)純正弦波輸入到 ADC，輸出是一組從正弦波中采樣的數(shù)字代碼，

使用數(shù)字信號(hào)處理算法提取總諧波失真信息。單位是分貝。信噪比諧波比（SNDR 或 SINAD）是基波分量與噪聲和諧波失真分量之和的比值，以 dB 為單位?；フ{(diào)失真 (IM) 用于測(cè)量由兩個(gè)頻率的互調(diào)引起的非諧波分量的失真。這種失真是由被測(cè)芯片的非線性引起的。測(cè)試該參數(shù)時(shí)：先將兩個(gè)頻率分量的模擬波形輸入到被測(cè)ADC，然后在輸出的數(shù)字碼中計(jì)算兩個(gè)頻率的和、差信號(hào)分量。動(dòng)態(tài)范圍()是指ADC輸入信號(hào)幅度的最大和最小幅度之比，單位為dB。已經(jīng)討論了內(nèi)存和邏輯芯片的相對(duì)簡(jiǎn)單性。測(cè)試技術(shù)，還介紹了復(fù)雜混合信號(hào)芯片的特殊測(cè)試要求。在下一個(gè)最后一章，我們將介紹射頻/無(wú)線芯片的測(cè)試。已經(jīng)討論了內(nèi)存和邏輯芯片的相對(duì)簡(jiǎn)單性。測(cè)試技術(shù)，還介紹了復(fù)雜混合信號(hào)芯片的特殊測(cè)試要求。在下一個(gè)最后一章，我們將介紹射頻/無(wú)線芯片的測(cè)試。