近日行業(yè)內有消息稱，英特爾已暫停部分其在馬來西亞檳城的新芯片封裝和測試項目，該項目是三年前宣布的70億美元（約合人民幣500億元）投資的一部分。

對此，英特爾發(fā)言人近日正式回應表示，其在馬來西亞擴展業(yè)務未有任何變化，即該項目照常推進中。

官方資料顯示，英特爾于2021年宣布建設檳城新項目，承諾在10年內投資70億美元。當時報道稱，這項投資將在該國創(chuàng)造4000多個英特爾工作崗位以及5000多個建筑工作崗位。據悉，英特爾擴建檳城業(yè)務的目的是將其打造成美國境外首個先進3D芯片封裝工廠，將聚焦最先進的3D IC封裝Foveros，預計會在2024或2025年啟用。

公開資料顯示，英特爾的兩大主要專業(yè)封裝技術是EMIB和Foveros。其中，Foveros是一個希臘語單詞，意為“獨特的，特殊的”。該技術是英特爾發(fā)明的一種高性能三維集成電路（3D IC）面對面堆疊封裝技術，于2019年面世。

今年1月，英特爾宣布3D Foveros先進封裝技術已在美國新墨西哥州Fab 9開始大規(guī)模生產。從英特爾先進封裝布局情況來看，該公司除了在美國奧勒岡州有相關研發(fā)與產能之外，包括新墨西哥州及上述提及的馬來西亞檳城新廠，3個據點的3D先進封裝產能相加，將于2025年時增加四倍，不過未透露廠區(qū)的產能。

Foveros技術旨在將兩個或多個芯片組裝在一起，進行橫向和縱向之間的互連，進一步降低凸點間距。但實際上，Foveros的邏輯芯片3D堆疊并不是一種芯片，而是邏輯晶圓3D堆疊技術，也就是把chiplet/die面對面疊起來。該技術通過巧妙的設計，可以通過將存儲堆疊在活動組件之上來顯著改善某些組件的延遲和帶寬。產品可以分成更小的小芯片 (chiplet) 或塊 (tile)，其中 I/O、SRAM和電源傳輸電路在基礎芯片中制造，高性能邏輯小芯片或塊堆疊在頂部。

圖片來源：英特爾

Foveros在芯片內實現極低功耗和高密度的芯片間連接，最小化了分區(qū)的開銷，能夠為每個區(qū)塊選擇理性的芯片工藝，并保障了成本和性能提升，簡化了SKU（庫存量單元）的創(chuàng)建，更容易定制且更快速地上市。不同的技術版本包含Foveros Omni、Foveros Direct。

英特爾第一代Foveros是采用10nm工藝推出，功耗極低，為每比特0.15皮焦耳，帶寬是同類2.5D Si中介層的2-3倍，功率可從3W擴展到1千瓦，當時凸點間距為50微米。
Foveros Omni允許芯片分離，靈活性強，可以在混合芯片節(jié)點上將多個頂芯片塊和多個基塊混合在一起，為芯片到芯片互連和模塊化設計提供了性能3D堆棧技術。

Foveros Direct則是Foveros Omni的補充，是支持直接連接一個或多個小芯片至作用中底層芯片，以創(chuàng)造復雜系統模組。據英特爾指出，“直接”連接是透過將個別小芯片的銅線以熱壓縮方式與晶圓連接，或是直接讓整個晶圓彼此堆疊連接。此連接技術可以是“面對面”或是“面對背”，并納入來自不同晶圓代工的芯片或晶圓，提高產品架構彈性。而連接頻寬由銅線間距(以及產生的密度) 決定。第一代Foveros Direct 3D會使用9um的間距連接銅線；第二代則會縮小到間距只有3um。該技術實現了10微米以下的碰撞間距，提高了3D堆棧的互連密度，為功能芯片分區(qū)開創(chuàng)了過去無法實現的新概念。

Foveros Direct 3D在堆疊芯片之間支援高頻寬且低延遲的互連（圖片來源：英特爾）

英特爾曾強調，隨著整個半導體產業(yè)進入在單個封裝中集成多個小芯片（Chiplets）的異構時代，英特爾的3D Foveros 和2.5D EMIB等先進封裝技術將可以達成在單個封裝中整合一兆個電晶體，以便在2030年之后繼續(xù)持續(xù)推動摩爾定律的前進。

EMIB技術也在持續(xù)升級，今年5月末，AMD和Intel公布了3.5D封裝。值得關注的是，英特爾的EMIB 3.5D是在一個封裝中嵌入多晶?；ミB橋接和Foveros 技術，適合需要在一個封裝中組合多個3D堆棧的應用。其Data Center GPU Max Series SoC，使用 EMIB 3.5D，打造出英特爾有史以來大批量生產的最復雜的異構芯片，該芯片擁有超過1000億個晶體管、47個活動磁貼和5個工藝節(jié)點。