6 月 20 日消息，援引日經(jīng)亞洲報道，臺積電在研究一種新的先進(jìn)芯片封裝方法，使用矩形基板，而不是傳統(tǒng)圓形晶圓，從而在每個晶圓上放置更多的芯片。

消息人士透露，矩形基板目前正在試驗中，尺寸為 510 mm 乘 515 mm，可用面積是圓形晶圓的三倍多，采用矩形意味著邊緣剩余的未使用面積會更少。

報道稱，這項研究仍然處于早期階段，在新形狀基板上的尖端芯片封裝中涂覆光刻膠是瓶頸之一，需要像臺積電這樣擁有深厚財力的芯片制造商來推動設(shè)備制造商改變設(shè)備設(shè)計。

在芯片制造中，芯片封裝技術(shù)曾被認(rèn)為技術(shù)含量較低，但它在保持半導(dǎo)體進(jìn)步速度方面變得越來越重要，對于像英偉達(dá) H200 或 B200 這樣的 AI 計算芯片，僅僅使用最先進(jìn)的芯片生產(chǎn)技術(shù)是不夠的。

以 B200 芯片組為例，臺積電首創(chuàng)的先進(jìn)芯片封裝技術(shù) CoWoS 可以將兩個 Blackwell 圖形處理單元結(jié)合在一起，并與八個高帶寬內(nèi)存（HBM）連接，從而實現(xiàn)快速數(shù)據(jù)吞吐量和加速計算性能。

臺積電為英偉達(dá)、AMD、亞馬遜和谷歌生產(chǎn) AI 芯片的先進(jìn)芯片堆疊和組裝技術(shù)使用的是 12 英寸硅晶圓，這是目前最大的晶圓。隨著芯片尺寸的增加， 12 英寸晶圓逐漸變得不夠用。

消息人士表示，在一片 12 英寸晶圓上只能制造 16 套 B200，這還是在生產(chǎn)良率為 100% 的情況下。根據(jù)摩根士丹利的估計，較早的 H200 和 H100 芯片可以在一片晶圓上封裝大約 29 套。