每當(dāng) CMOS VLSI 設(shè)計(jì)中的邏輯電路切換狀態(tài)時(shí)，都會消耗一些電能，因?yàn)榫w管電容會充電到定義的邏輯電平。雖然我們希望功耗盡可能小，但微小的功耗也會導(dǎo)致許多邏輯電路在運(yùn)行時(shí)產(chǎn)生巨大的動態(tài)功耗。在設(shè)計(jì)器件時(shí)，必須估算芯片在運(yùn)行過程中以熱量形式耗散的電能。這樣做的目的是確定以下事項(xiàng)：必要的冷卻措施、對散熱器的潛在需求、是否應(yīng)包括裸露的接地焊盤，或者是否需要通過特殊封裝來確?？煽啃浴?/p>

集成電路的估算技術(shù)涉及在邏輯仿真或電氣仿真中檢查核心邏輯。結(jié)合使用這兩種方法，通過估計(jì)給定時(shí)間間隔內(nèi)影響總散熱量的邏輯元件總數(shù)，粗略估計(jì) CMOS VLSI 產(chǎn)品的功耗。

現(xiàn)代集成電路結(jié)構(gòu)復(fù)雜，估算 VLSI 設(shè)計(jì)中的功耗并非易事。這些產(chǎn)品包含多個(gè)邏輯塊，其中一些邏輯塊獨(dú)立運(yùn)行，在任意給定時(shí)間內(nèi)可能僅有部分邏輯塊在工作。雖然兩個(gè)不同的比特流可能承載相同的輸入功率，但這并不一定意味著在所有情況下都會產(chǎn)生相同的翻轉(zhuǎn)。邏輯輸入接收到的不同比特流將激發(fā)設(shè)計(jì)中的各種信號變化，從而產(chǎn)生不同的功耗。

既然功耗在很大程度上取決于集成電路的輸入數(shù)據(jù)和結(jié)構(gòu)，那么必須使用一些基于邏輯仿真器的概率方法來確定信號切換活動。邏輯元件在切換期間也會產(chǎn)生功耗。邏輯元件功耗的計(jì)算公式如下：

基于漏極電壓 (Vdd) 和切換速度的邏輯元件總功耗

這里的 C 代表切換邏輯電路中充電/放電的總電容。電壓項(xiàng)指的是 PDN 提供的漏極電壓（標(biāo)稱值）。漏電電流通常被忽略，盡管它在熱仿真中至關(guān)重要（見下文）。需要注意的是，這是無功功率：以熱量形式耗散的電能取決于結(jié)中的導(dǎo)通電阻，可以使用構(gòu)成邏輯元件的晶體管的精確 SPICE 模型來進(jìn)行仿真。

雖然速度不是最快的，但可以比較全面的確定平均信號變化的方法是使用蒙特卡洛仿真并對結(jié)果進(jìn)行統(tǒng)計(jì)分析。在掌握平均翻轉(zhuǎn)（例如，每個(gè)時(shí)鐘周期消耗電能的邏輯元件的平均數(shù)量）后，可以將這個(gè)值乘以每個(gè)邏輯元件的預(yù)期功耗，從而獲得總功耗。由于邏輯元件具有內(nèi)部電阻，其中一小部分將以熱量的形式耗散。

在擁有數(shù)十億個(gè)晶體管的現(xiàn)代微處理器中，這會產(chǎn)生大量熱量，因此設(shè)計(jì)人員需要進(jìn)行仿真評估。

在獲得動態(tài)切換的功耗估算值后，就可以使用該值進(jìn)行電路仿真或器件熱仿真，檢查封裝和電路板特性如何影響從器件到周圍的電路板、空氣和任何散熱器的熱傳遞。這些封裝級仿真有助于初步的可靠性評估，并可能促使設(shè)計(jì)人員在做原型設(shè)計(jì)之前進(jìn)行一些更改。

考慮到這種情況一般發(fā)生在 VLSI 設(shè)計(jì)階段，因此通常無法準(zhǔn)確體現(xiàn)設(shè)計(jì)封裝。但是，這依然為設(shè)計(jì)團(tuán)隊(duì)提供了一個(gè)機(jī)會，他們可以評估不同類型的封裝，預(yù)測在各種條件下可能出現(xiàn)的平衡的溫度。這類可靠性仿真通常使用場求解器來完成，有時(shí)是涉及空氣流動的多物理場問題，有時(shí)是利用熱方程計(jì)算的簡單溫度仿真。

根據(jù)預(yù)期的信號變化評估功耗后，便可進(jìn)行封裝仿真。設(shè)計(jì)人員可以創(chuàng)建最壞情況場景，估算散熱和溫升，進(jìn)而評估產(chǎn)品的可靠性。

對于芯片設(shè)計(jì)師來說，因?yàn)樾枰崆霸u估封裝，所以必須在原型設(shè)計(jì)之前進(jìn)行這些仿真。就像封裝底部的熱焊盤一樣，一些簡單的封裝元件可能會對工作溫度產(chǎn)生很大的影響。通過使用更有效的系統(tǒng)分析軟件，設(shè)計(jì)團(tuán)隊(duì)可以在簡化的工作流程中執(zhí)行這些關(guān)鍵任務(wù)，將它們作為芯片設(shè)計(jì)和可靠性評估的一部分。

在 VLSI 設(shè)計(jì)中，一個(gè)重要的考慮因素是設(shè)備在高溫下運(yùn)行時(shí)的漏電電流。如果設(shè)計(jì)不當(dāng)，核心邏輯中的高速翻轉(zhuǎn)可能會導(dǎo)致設(shè)備溫度升高，直到漏電電流占據(jù)設(shè)備中以熱量形式耗散的大部分電能。這種升溫可能會導(dǎo)致熱失控，最終使芯片燒毀并失效?？紤]到這個(gè)因素會影響設(shè)備中相應(yīng)的絕對最高溫度，在仿真中需要檢查它所帶來的可靠性問題。

借助 Cadence 的全套系統(tǒng)分析工具，使用信號切換來估量設(shè)備的功耗變得更加簡單。VLSI 設(shè)計(jì)師可以評估其產(chǎn)品的可靠性，并根據(jù)需要實(shí)施獨(dú)特的封裝選項(xiàng)，以應(yīng)對設(shè)計(jì)中的功耗和溫升問題。Cadence Celsius EC Solver 技術(shù)旨在幫助電子系統(tǒng)設(shè)計(jì)師快速準(zhǔn)確地解決當(dāng)今最具挑戰(zhàn)性的熱/電子產(chǎn)品散熱管理問題。Celsius EC Solver 可以分析復(fù)雜電子系統(tǒng)的流體流動和傳熱。該軟件使用專有的多層次非結(jié)構(gòu)化（MLUS）網(wǎng)格劃分技術(shù)來解決對流、傳導(dǎo)和輻射問題，可以分析電子組件、外殼和電力電子中的氣流、溫度和傳熱，求解自然對流、強(qiáng)制對流、太陽能加熱和液體冷卻問題。